当前位置:首页 > 报告详情

由 CoWoS 和 COUPE 集成的先进 CPO.pdf

上传人: 明**** 编号:1011485 2025-12-21 14页 2.21MB

1、TSMC PropertyAdvanced CPO Integrated by CoWoSand COUPES.Y.Hou,TSMCTSMC PropertyAdvanced CPO Integrated by CoWoSand COUPEDr.Shang Y.HouDirector,High Performance Packaging IntegrationTSMCCHIPLETS AND ADVANCED PACKAGING/PHOTONICSTSMC PropertyHeterogeneous chiplet integrationCoWoSCOUPECPO based on CoWoS

2、 and COUPEForward-looking of CPO packagingOutlineTSMC PropertyTechnology Advancement for Performance Boost200 MOS TransistorsCu/Low-KSiGeImmersionHKMG2000cores7B 3000 Cores(16FF)15B TRANSISTORS A Few TransistorsLow-R BarrierELK2P2E3D FinFETCo Cap/LinerSelf-Aligned Line w/Flexible SpaceMetal Oxide ES

3、LEUVNew Channel MaterialsLow Damage/Hardening Low-K&Novel Cu FillChiplet and Heterogeneous IntegrationLogic150BLogicTRANSISTORSTimePerformanceEnabled by TSMC 3DFabricTechnologiesSource:TSMCTSMC PropertyA versatile 2.5D packaging technology for heterogeneous chipletintegration CoWoSPlatform for HPC A

4、I ApplicationsSiliconInterposerSoC/SoICHBMSubstrateCoWoS-SCoWoS-LCoWoS-RCoWoSChip LastLogic+HBM/LogicRDL Interposer+LSISoC/SoICHBMSubstrateRDLInterposerSoC/SoICHBMSubstrateLSISource:TSMCTSMC PropertyCoWoSEnables AI Compute ScalingInterposer SizeCoWoS-S1.5-reticleN16 SoC4 HBM2CoWoS-S2-reticleN7 SoC6

5、HBM2ECoWoS-S3.3-reticleN5 SoC/SoIC8 HBM3CoWoS-L/R3.3-reticleN3 SoC8 HBM3CoWoS-R1.4-reticleN5 SoC2 HBM2CoWoS-SCoWoS-L/R1 reticle 830mm2CoWoS-L/R5.5-reticleN3/N2 SoC/SoIC12 HBM3E/4CoWoS-L9.5-reticleA16 SoC/SoIC 12 HBM4E23242526201627HBMHBMHBMHBMHBMHBMHBMHBMHBMHBMHBMHBMSoCSoCIOIOHBMHBMHBMHBMHBMHBMHBMHB

6、MSoCSoCSource:TSMCTSMC PropertyBased onTSMC-SoICstacking technology to integrate advanced logic(EIC)on PIC to form an optical engineSmall footprint,high power efficiency,and excellent performance in electrical and optical.COUPE:COmpact Universal Photonic EnginePICEICStackingCOUPETSMC-SoICBond:EIC di

word格式文档无特别注明外均可编辑修改,预览文件经过压缩,下载原文更清晰!
三个皮匠报告文库所有资源均是客户上传分享,仅供网友学习交流,未经上传用户书面授权,请勿作商用。
根据文中内容,以下是全文关键点的概括: 1. **技术进步**:TSMC通过3DFabric®技术实现了性能提升,包括超过2000个核心的7B和15B节点。 2. **CoWoS®平台**:提供2.5D异构芯片集成技术,支持HPC和AI应用,支持多种CoWoS系列,如CoWoS-S、CoWoS-L、CoWoS-R等。 3. **COUPE技术**:基于TSMC-SoIC®堆叠技术,实现小型化、高功率效率和优异的电光性能,SiPh路标显示带宽每代翻倍。 4. **CPO优势**:与铜线相比,CPO提供超过10倍的功率效益,降低延迟。 5. **SiPh CPO带宽需求**:供应链创新和协作对于满足下一代SiPh CPO带宽需求至关重要。
芯片封装的未来?" 如何提升AI计算性能?" 带宽增长新动力?"
客服
商务合作
小程序
服务号
折叠