6.面向研究生的RISC-V处理器与DFT技术课程：扫描链插入与测试覆盖率分析教学实践.pdf

《6.面向研究生的RISC-V处理器与DFT技术课程：扫描链插入与测试覆盖率分析教学实践.pdf》由会员分享，可在线阅读，更多相关《6.面向研究生的RISC-V处理器与DFT技术课程：扫描链插入与测试覆盖率分析教学实践.pdf（28页珍藏版）》请在三个皮匠报告上搜索。

1、单位：西安交通大学微电子学院汇报人：梁峰面向研究生的RISC-V处理器与DFT技术课程：扫描链插入与测试覆盖率分析教学实践产业需求迫切RISC-V生态快速扩张，芯片设计、测试验证等环节人才需求激增，DFT领域缺口尤为显著。企业亟需兼具RISC-V架构与DFT技术的复合型人才，以保障芯片量产效率与可靠性。学术与产业脱节现状传统微电子课程偏重理论，缺乏RISC-V架构下的DFT实战训练。高校教学与企业真实DFT工具链、流程存在断层，学生入职后难以快速适应岗位需求。填补技术空白RISC-V开放特性带来测试验证新挑战（如自定义指令集测试、多核协同验证），需建立针对性课程体系。课程聚焦扫描链设计、测试覆

2、盖率优化等核心技术，旨在补足行业技术短板。人才培养战略意义为国产RISC-V芯片产业储备关键技术人才，助力突破“卡脖子”困境。通过课程实践提升学生竞争力，推动高校人才输送与企业需求的良性循环。为何开设RISC-V处理器DFT技术课程全流程 DFT 设计实践针对 RISC-V 处理器定制 DFT 方案基于扫描链插入技术的测试向量生成优化测试结构以提升效率测试覆盖率分析实训基于ATPG技术的测试覆盖率优化模拟真实制造缺陷(如固定型故障)产业导向的实战案例教学来自芯来科技、平头哥等企业合作项目案例低功耗 DFT 设计解决方案可量化的培养成果独立完成 RISC-V 芯片全流程 DFT 方案设计实现学术

3、理论与产业需求的无缝衔接直接解决 RISC-V DFT 领域人才短缺问题课程特色课程大纲序号授课章节目的课时1可测性设计的基本概念（Design-for-TestIntroduction）学习可测性设计存在的意义，目的12VLSI故障类型及测试方法（VLSIFaults&TestTechniques）介绍VLSI中基本的故障类型及产生原因，以及测试手段33扫描链相关概念及其在测试中的作用（ScanChainRelatedConcepts）介绍VLSI扫描测试的产生背景、历程及其在测试中的重要意义34扫描链生成（Scan）学习寄存器串链，扫描链插入等步骤35自动测试向量生成（ATPG）学习自动测

4、试向量生成技术以及相关概念36测试覆盖率分析（TestCoverageAnalysis）学习分析、提高测试覆盖率的方法37实训环节（TraningandPractice）通过实验环节进一步巩固所学理论知识，并熟练掌握基于RISC-VCPU核的SoCDFT实际操作16总计32RISC-V处理器应用领域汽车芯片wifi芯片AI芯片高性能处理器芯片工业、物联网芯片RISC-V技术的重要性开放架构的“轻与灵”极简设计优势：对比复杂指令集（如 x86），RISC-V 基础指令集仅约 40 条核心指令。高度可定制化：企业及开发者可按需扩展指令集，适配多行业需求，避免被单一架构绑定。打破垄断的“破局者”生态

5、自主可控：RISC-V以开源模式聚合全球开发者，共建生态，摆脱授权依赖。降低产业门槛：无需支付高昂的架构授权费。技术渗透的“无限可能”全场景覆盖潜力：从嵌入式设备到高性能计算、汽车电子。技术迭代加速器：开源社区驱动架构快速进化。什么是DFTDFT（Design for Test，可测试性设计）通过在芯片设计阶段插入额外的测试电路结构，使芯片流片后能够以更高效率、更低成本完成测试验证。DFT技术覆盖全流程：硅前（Pre-silicon）：芯片设计阶段的测试电路插入与验证硅后（Post-silicon）：测试向量生成、测试执行与结果分析功能设计可测性设计综合物理设计DFT：designfortes

6、t通过新增电路实现芯片的可测性流片量产筛片出货通过DFT电路筛选出坏片并去除DFT技术的分类和目标DFT技术主要分类：扫描链技术（Scan/ATPG）：测试寄存器与组合逻辑存储器内建自测试（Memory BIST）：专用于存储器测试JTAG边界扫描：测试IP核与I/O接口逻辑内建自测试（Logic BIST）：实现芯片在线测试嵌入式确定性测试（EDT）：测试向量压缩技术老化测试（Burn-in Test）：检测芯片潜在可靠性缺陷.目标：通过高精度晶圆测试筛除失效芯片，确保终端产品仅使用合格器件DFT人才的短缺供需缺口：业界DFT工程师的从业人数不足前端设计的1/10。这种配比导致很多公司DFT